Simple Simon game in Verilog

TODO :D... I know, this will take a while

Name		Name	Last commit message	Last commit date
Latest commit History 3 Commits
.qsys_edit		.qsys_edit
db		db
incremental_db/compiled_partitions		incremental_db/compiled_partitions
.gitignore		.gitignore
README.md		README.md
c5_pin_model_dump.txt		c5_pin_model_dump.txt
divider.v		divider.v
divider.v.bak		divider.v.bak
lfsr.v		lfsr.v
lfsr.v.bak		lfsr.v.bak
segment.v		segment.v
simon.asm.rpt		simon.asm.rpt
simon.cdf		simon.cdf
simon.done		simon.done
simon.fit.rpt		simon.fit.rpt
simon.fit.smsg		simon.fit.smsg
simon.fit.summary		simon.fit.summary
simon.flow.rpt		simon.flow.rpt
simon.jdi		simon.jdi
simon.map.rpt		simon.map.rpt
simon.map.smsg		simon.map.smsg
simon.map.summary		simon.map.summary
simon.pin		simon.pin
simon.qpf		simon.qpf
simon.qsf		simon.qsf
simon.qws		simon.qws
simon.sld		simon.sld
simon.sof		simon.sof
simon.sta.rpt		simon.sta.rpt
simon.sta.summary		simon.sta.summary
simon.v		simon.v
simon.v.bak		simon.v.bak

Provide feedback